По-моему, основной прием ускорения. Дело в том, что у процессоров Pentium есть два конвейера обработки команд, U-pipe и V-pipe. В результате некоторые пары команд могут исполняться одновременно, а это практически удваивает скорость.

Эти команды могут быть исполнены и в U-pipe, и в V-pipe, и при этом могут быть спарены (с какой-либо другой командой):

mov reg/mem,reg/mem/imm
push reg/imm
pop reg
lea, nop, inc, dec, add, sub, cmp, and, or, xor
некоторые формы test

Эти команды могут быть исполнены только в U-pipe, но при этом все-таки могут быть спарены:

adc, sbb
shr, sar, shl, sal на заданное число
ror, rol, rcr, rcl на единичку

Эти команды могут быть исполнены в любом конвейере, но могут быть спарены только в V-pipe:

near call (близкий вызов)
short/near jump (короткий/близкий переход)
short/near conditional jump (короткий/близкий переход по условию)

Все остальные целочисленные команды могут быть исполнены только в U-pipe и не могут быть спарены вообще.

Две последовательно идущих команды будут спарены в случае выполнения всех нижеследующих условий. Если хотя бы одно из условий не выполняется, то исполняется только первая команда, вторая (и, возможно, следующая за ней) команда будет исполнена лишь в следующем такте. Вот условия спаривания:

1. Первая команда может быть исполнена и спарена в U-pipe, вторая, соответственно, в V-pipe.
   
   
2. Если первая команда записывает что-то в регистр, то вторая команда не может производить чтение/запись из регистра. Причем, в этом условии части регистров считаются за весь регистр (то есть, запись в al/ah расценивается как запись в eax, а запись в cf - как запись в flags). Пример:

   mov eax,1234h / mov ebx,eax   - НЕ будут спарены
   mov eax,1234h / mov ebx,1234h - будут спарены
   inc eax       / mov ecx,eax   - НЕ будут спарены
   mov ecx,eax   / inc ecx       - будут спарены
   mov al,bl     / mov ah,0      - НЕ будут спарены
   

3. Две команды, записывающие что-то в регистр флагов, могут быть спарены, несмотря на условие 2:

   shr ebx,4 / inc ebx - спарится

4. Команда, записывающая что-то в регистр флагов, может быть спарена с условным переходом, несмотря на условие 2:

   cmp eax,2 / ja @@label_bigger - спарится

5. Следующие пары команд могут спариться несмотря на то, что обе команды изменяют esp:

   push + push, push + call, pop + pop

6. Существуют ограничения на исполнение команд с префиксом. Префиксы возникают в таких случаях:
   • команда, адресующаяся не к сегменту по умолчанию, имеет префикс сегмента (примеры: mov eax,es:[ebx]; mov eax,ds:[ebp])
   • команда, работающая с 16-битными операндами в 32-битном режиме или с 32-битными операндами в 16-битном режиме, имеет префикс разрядности операнда (примеры: mov ax,1234 в защищенном режиме; mov ax,word ptr [variable] в защищенном режиме; xor eax,eax в реальном режиме)
   • команды, использующая 32-битную адресацию в 16-битном режиме, имеет префикс разрядности адреса (пример: mov ax,[ebx] в реальном режиме)
   • rep, lock - префиксы (пример: rep stosd)
   • многие команды, которых не было на 8086, имеют двухбайтовый код команды, где первый байт равен 0Fh. На процессоре Pentium без MMX этот байт считается префиксом. Наиболее часто встречающиеся команды с префиксом 0Fh: movzx, movsx, push/pop fs/gs, lfs/lgs/lss, setXX, bt/btc/btr/bts/bsf/bsr/shld/shrd, imul с двумя операндами и без операнда-числа (immediate).
   
   На процессоре Pentium без MMX команда с префиксом может исполняться только в U-pipe, исключение - близкие переходы по условию (conditional near jumps). На процессоре Pentium с MMX команды с префиксами 0Fh и размера операнда или адреса может исполняться в любом конвейере; но команды с префиксами сегмента, rep или lock (повторения или блокировки шины) могут исполняться только в U-pipe.
   
   
7. Команда, в которой одновременно участвует смещение (displacement) и заданное число (immediate) не может быть спарена на процессоре Pentium без MMX и может быть выполнена и спарена только в U-pipe на процессоре Pentium с MMX. Вот примеры:

   mov  byte ptr ds:[1000],0   ; НЕ спаривается ни с чем
   mov  byte ptr [ebx+8],1     ; НЕ спаривается ни с чем
   mov  byte ptr [ebx],1       ; спаривается в U-pipe
   mov  byte ptr [ebx+8],al    ; спаривается в U-pipe
   

Спаривающаяся команда, которая читает из памяти, считает и записывает результат в регистр или в регистр флагов занимает 2 такта. Спаривающаяся команда, которая читает из памяти, считает и записывает результат обратно в память занимает 3 такта. Примеры таких команд:

add eax,[ebx] ; 2 такта
add [ebx],eax ; 3 такта

Существует также так называемое неполное спаривание (imperfect pairing), когда обе команды выполняются в разных конвейерах, но НЕ одновременно (возможно, частично перекрываясь по времени исполнения), а следующие за ними команды не могут начать исполнение, пока обе команды не закончатся. Такое случается в следующих случаях:

1. Вторая команда вызывает AGI (address generation interlock, блокировка генерирования адреса). Это происходит, если адрес, используемый во второй команде зависит от регистров, измененных в первой команде. Примеры:

   add ebx,4 / mov eax,[ebx]       ; AGI
   mov eax,[ebx+4] / add ebx,4     ; нормально спаривается
   add esp,4 / pop esi             ; AGI (pop использует esp)
   inc esi / lea eax,[ebx+4*esi]   ; AGI
   

2. Две команды одновременно обращаются к одному и тому же двойному слову памяти. Примеры (подразумевается, что esi делится на 4):

   mov al,[esi] / mov bl,[esi+1]    ; неполное спаривание
   mov al,[esi+3] / mov bl,[esi+4]  ; нормальное спариваение
   

3. Две команды одновременно обращаются к адресам, в которых одинковы биты 2-4 (это вызывает конфликт кэш-банков). Для dword-адресов это значит, что разница между двумя адресами делится на 32. Пример:

   mov eax,[esi] / mov ebx,[esi+32000] ; неполное спаривание
   mov eax,[esi] / mov ebx,[esi+32004] ; нормальное спаривание
   

4. Первая команда производит чтение, подсчет и запись одновременно; вторая - чтение и изменение; в этом случае число тактов, требующееся для выполнения пары команд, можно рассчитать по следующей таблице:

   первая команда вторая команда mov или регистровая чтение/ подсчет чтение/подсчет/ запись mov или регистровая 1 2 3 чтение/подсчет 2 2 4 чтение/подсчет/запись 3 3 5

   Примеры:

   add [mem1],eax / add ebx,[mem2]   ; 4 такта
   add ebx,[mem2] / add [mem1],eax   ; 3 такта
   add [mem1],eax / add [mem2],ebx   ; 5 тактов
   add [mem1],eax / sub ebx,ecx      ; 3 такта
   

    ; пусть в esi - адрес, делящийся на 32
loop_label:
    mov eax,[esi]
    mov ebx,[esi+13*4096+4]
    mov ecx,[esi+20*4096+28]
    dec edx
    jnz loop_label